## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-290232

(43)Date of publication of application: 18.10.1994

(51)Int.C1.

G06F 15/60

(21)Application number : **05-311820** 

(71)Applicant:

**NEC CORP** 

(22)Date of filing:

13.12.1993

(72)Inventor:

SURIMATSUTO TEI CHIYATSUKURAHAA

(30)Priority

Priority number: 93 38472

Priority date : 30.03.1993

Priority country: US

# (54) METHOD FOR RETIMING SEQUENTIAL CIRCUIT AND METHOD FOR REDESIGNING THE CIRCUIT

#### (57)Abstract:

PURPOSE: To provide the methods for obtaining a functionally equivalent circuit which can operate in short clock cycles by redesigning the sequential circuit.

CONSTITUTION: A step where the path graph of the circuit is formed, a step where short and long arcs of the graph are classified, and a step where a set of short and long path inequalities is obtained are included, and an object function is obtained from those inequalities to perform processing so that the object function gives an optimum set of delay restriction conditions. Those are used after readjustment to compose the new circuit as a desired redesigned circuit.

#### LEGAL STATUS

[Date of request for examination]

13.12.1993

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of

rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2601168

[Date of registration]

29.01.1997

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-290232

(43)公開日 平成6年(1994)10月18日

(51)Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

G 0 6 F 15/60

360 D 7623-5L

K 7623-5L

請求項の数3 OL (全 14 頁) 審査請求 有

(21)出願番号

特願平5-311820

(22)出願日

平成5年(1993)12月13日

(31)優先権主張番号 08/038472

(32)優先日

1993年3月30日

(33)優先権主張国

米国(US)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 スリマット ティ チャックラハー

アメリカ合衆国 08902 ニュージャーシ 一州 エ ヌオー ブランズウィック ノ ース オーク ビーエル ブイディー

2704

(74)代理人 弁理士 京本 直樹 (外2名)

## (54) 【発明の名称】 順次回路をリタイミングする方法および再設計する方法

# (57)【要約】

【目的】 順次回路を再設計して、短いクロック・サイ クルでもって動作できる機能的に等価な回路を与える方 法を提供する。

【構成】 回路の経路グラフを形成するステップと、そ のグラフの短いおよび長い弧を分類するステップと、短 および長経路不等式のセットを得るステップを含み、そ れらの不等式から目的関数を得て、その目的関数が遅延 制約条件の最適なセットを与えるように処理される。そ れらは、再調時後に、所望の再設計された回路となる新 しい回路を合成するために使用される。

#### 【特許請求の範囲】

【請求項1】回路の選ばれた組合せ経路セグメントによ り導入される遅延を減少させることによりそのクロック 期間を減少させるために順次回路をリタイミングする方 法において、

弧およびノードを含む、順次回路の経路セグメントグラ フを構成するステップと、

回路における組合せ経路セグメントを表している弧につ いて、その遅延が減少されるべきものを長い弧として、 その遅延が減少されるべきでないものを短い弧として分 類するステップと、

長いおよび短い弧に適切な経路不等式のセットを形成 し、そして前記経路不等式のセットから目的関数を形成 するステップと、

前記目的関数から遅延制約条件の最適なセットを引き出 すステップと、

前記最適なセットの遅延制約条件に合うようにその回路 を再合成するステップと、そして、

前記回路の選ばれた組合せ経路セグメントの遅延を減少 させるためにその再合成回路を再調時し、それにより、 その順次回路を動作させるのに必要なクロックの期間を 減少させるステップと、を含むことを特徴とする方法。

【請求項2】順次回路を減少されたクロック期間で動作 するように適合させるために前記順次回路を再設計する 方法において、

前記回路の経路セグメントグラフを形成するステップ ى كے ر

経路セグメントグラフの弧およびクロック期間での所望 の減少に適切な経路不等式のセットを形成するステップ

前記不等式から目的関数を形成するステップと、

前記目的関数を満足する遅延制約条件の最適なセットを 引き出すステップと、

前記遅延制約条件の最適なセットに基づいて前記回路を 再合成するステップと、そして、

クロック期間における所望の減少を達成するために前記 再合成回路を再調時するステップとから成っていること を特徴とする方法。

【請求項3】前記遅延制約条件の最適なセットの導出は 求項2記載の方法。

## 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は集積回路の計算機援用 設計(CAD)に関し、特に、回路が動作されるクロッ ク期間を減少させる順次集積回路の再設計に関する。

[0002]

【従来の技術】コンピュータを使用した論理合成法は、 ラッチとしても知られているクロックの駆動フリップフ ロップおよびレジスタのような記憶つまりメモリ素子に よって分離された組合せ副論理回路を含む回路である大 規模順次集積回路の設計に対する標準技術となってきて いる。

2

【0003】CADツールにより初めに合成されるよう な順次回路が、再設計により、通常では望ましい因子で ある短いクロック期間で動作される組合せ副論理回路を 含む場合もしばしばある。これらが駆動されるクロック 期間を減少させる順次集積回路の再設計に対する技術開 発はなおも行われており、リタイミングつまり再調時作 10 業はこうした技術のうちの重要なものである。一般に、 リタイミングには、より短い組合せ副論理回路の長さを 犠牲にして、最も長い組合せ副論理回路の長さを減少さ せるためにその回路におけるフリップフロップの再位置 決めが含まれる。場合によっては、組合せ副論理回路の 再合成により、速い集積回路が得られる。リタイミング と合成との組合せは、そうした技術の1つのみを使用し ては不可能な短いクロック期間を達成できる。

[0004]

**【課題を解決するための手段】1つの局面において、本** 20 発明はリタイミングおよび再合成の組合せを使用して高 性能の集積回路を合成する基本的問題に対する特定の解 決策を表している。

【0005】別な局面において、本発明は、特定の解決 策においてのみならずまた、一般的な集積回路をリタイ ミングするためにも使用できるリタイミングに対する新 規な技術に関する。

【0006】本発明は、遅延制約条件(delay c onstraints)の最適なセットの計算機処理導 出と、そしてその関数犠牲に影響することなく順次回路 30 を再合成するためのかかるセットの使用とを含んでい る。その最適なセットを引き出すために、順次回路は、 前以って指定された遅延を有する経路セグメントの相互 接続として処理され、その経路セグメントはフリップフ ロップ、1次入力または1次出力により境界づけられる セグメントを示している。特に、その経路セグメントは まず、回路の経路グラフを形成し、その後、もしもその 重みが所望の減少されたクロック期間を超えているなら ば長いとして、もしもその重みが所望のクロックの期間 よりも小さいかまたはそれに等しいならば短いとして、 最小コストフロー解析を含んでいることを特徴とする請 40 そのグラフの各弧を分類するために使用される。そこで は短いおよび長い弧に対する不等式のセットが形式化さ れ、1つの不等式は各短い弧に対応し、3つの不等式は 各長い弧に対応している。そこでは、すべての経路セグ メントに関し、特に長い経路セグメントに向かってバイ アスされる許容可能な遅延を増大させる目的関数が構成 される。既知の最小コスト・フローアルゴリズムは、遅 延制約条件の最適なセットを引き出すために、その関数 に関して使用される。その後、その回路は、上述した遅 延制約条件の最適なセットを満たすために、既知の組合 50 せ再合成技術を使用して再合成される。この再合成され

は不可能に近い。

た回路は所望の減少されたクロック期間を達成するため にリタイムつまり再調時される。好都合なことに、好ま しい実施例において、本発明は、その主な特徴である新 規なリタイミング技術を採用している。

#### [0007]

【実施例】ここでは、まず、本発明の実施の過程で成される予定のいくつかの仮定について論議する。もしも所望のクロック期間 $\phi - \epsilon$  ( $\phi$ は現行のクロック期間、 $\epsilon$  は求められる低減の量)がリタイミングにより達成されないとすると、組合せ遅延最適化器が順次回路の組合せロジックを再合成するために使用される。

【0008】順次回路Sについて検討する。L={11 ・・・ $l_k$  } をフリップフロップ、Sの1次入力および 1次出力のセットとする。Sの1次入力つまりラッチ出 力はその組合せロジックの1次入力である。また、5の 1次出力つまりラッチ入力はその組合せロジックの1次 出力である。以下の説明では、組合せロジックの1次入 力および 1 次出力を簡単に入力および出力としてそれぞ れ取り扱う。組合せ遅延最適化器は組合せロジックを再 合成するのに使用できる。遅延最適化器は組合せロジッ クの入力と出力との間における前以って指定された最大 許容経路遅延を満たすように作用する。組合せロジック の所定の入力と出力との間における最大の許容可能な経 路遅延を遅延制約条件として扱う。異なる入力および出 力対は異なる遅延制約条件を持つことができる。こうし た遅延制約条件は通常、組合せロジックの1次入力およ び1次出力それぞれの到着必要時間として指定される。 組合せロジックの入力および出力それぞれの到着および 必要時間を表すのに以下の表示法を使用する。 1; をラ ッチとすると、その出力は組合せロジックに対する入力 である。ラッチ出力の到着時間をxi<sup>n</sup>として表す。同 様に、ラッチ1iへの入力は組合せロジックの出力であ って、ラッチ入力信号の必要時間は x i 「 として表す。 もしも $l_i$  がSの1次入力であるとすると、それは組合 せロジックの入力でもある。この入力の到着時間はxi <sup>n</sup> によって表される。この場合、x<sub>i</sub>r は規定されない ことに注意されたい。同様にして、もしも1i がSの1 次出力であるとすると、それはまた、組合せ口ジックの 出力である。また、この出力の必要時間はxi<sup>『</sup>によっ て表される。この場合、 $x_i$  <sup>n</sup> は規定されないことに注 意されたい。外部のインタフェース制約条件のない場 合、すべての1次入力に対する到着時間は0、そしてす べての1次出力に対する必要時間は所望のクロック期間 であると仮定している。もしも外部タイミング制約条件 が指定されるならば、それらは我々の遅延計算体系に容 易に組み入れることができる。

【0009】遅延制約条件の簡単で自然な仕様は、00到着時間をその組合せロジックのすべての入力に割当 て、そして $\phi-\epsilon$ の必要時間をそのすべての出力に割当 てることである。もしも遅延最適化器が遅延制約条件の このセットを満たすためにそのロジックを再合成できるとすると、合成されたロジックは $\phi-\epsilon$ のクロック期間で動作できる。しかしながら、多くの場合において、この遅延制約条件に合うようにその回路を再合成すること

4

【0010】順次回路の性能最適化に対する最近の提案 では、遅延制約条件の簡単なセットを得るのにラッチの 入力スラック(slack)を利用している。この提案 は、1992年11月5日付けで出願され、本願と同じ 譲受け人に譲渡されている同時係属の米国特許出願第0 7/972, 149号明細書に記述されている。この提 案では、もしもラッチ 1 i が入力スラック s i を持って いるならば、そのラッチ出力信号に $x_i^n = -s_i$  の到 着時間を割当てている。このことは、ラッチがliで終 端するいずれかの経路を重大にすることなくsiだけ前 方に移されるので、可能である。しかしながら、ラッチ を $s_i$  だけ前方に動かすことは、ラッチ入力信号が組合 せロジックのすべての出力に対するデフォルト必要時間 よりもsiの単位時間だけ早く到着しなければならない ことを意味する。従って、ラッチ入力信号に対する新し い必要時間は、 $x_i^r = \phi - \epsilon - s_i$  である。遅延最適 化器はこうした遅延制約条件の下で組合せロジックを再 合成する。しかしながら、そこには、その遅延最適化器 がその遅延仕様を満たせない場合もある。再度指摘する に、そこでの遅延要件を満たす組合せロジックの処理は 存在しない。

【0011】例えば、図1の回路を検討する。図から見 られるように、この回路10は入力端子aおよびbをそ れぞれ持つ1対のインバータ11および12を含み、そ **30** れらインバータはラッチ 1<sub>1</sub> および 1<sub>2</sub> を介して、OR ゲート13に別々な入力を供給する。ORゲート13の 出力はANDゲート14の一方の入力となり、ANDゲ ート14の他方の入力には1次入力cが供給されてい る。ANDゲート14の出力はラッチ13を介してAN Dゲート15の一方の入力となり、ANDゲート15の 他方の入力には1次入力端子dが接続されている。AN Dゲート15の出力はORゲート16の一方の入力とな り、ORゲート16の他方の入力には入力端子eが接続 されている。ORゲート16の出力はANDゲート17 40 の一方の入力となり、ANDゲート17の他方の入力に はラッチ12の出力が供給されている。ANDゲート1 7の出力は出力端子 f に通じている。もしも各ゲートが 単位遅延を与えるものと仮定すると、その回路にとって 必要とされるクロック期間は の=3であり、これはリタ イミングによってもそれ以上減らせない。これは、1次 入力 d と 3 の遅延を持つ 1 次出力端子 f との間に組合せ 経路があるためである。また、組合せ遅延最適化はその 回路の遅延をそれ以上減少させることができない。もし も所望のクロック期間が2であるとすると、ラッチ11 50 および12 は1の入力スラックを持っている。しかしな

がら、ラッチ $_1$ 3 は入力スラックを持っていない。それ 故、 $_1$ 0 =  $_1$ 2 =  $_1$ 1 =  $_1$ 2 もして $_1$ 2 か入力 f の必 要時間は $_1$ 2 である。 $_1$ 1 ,  $_1$ 2 および $_1$ 3 のラッチ入力 信号の必要時間は、 $_1$ 1 =  $_1$ 2 および $_1$ 3 のラッチ入力 信号の必要時間は、 $_1$ 1 =  $_1$ 2 に対しては処理が存在しない ので、上述した遅延制約条件に合う組合せロジックを再 合成することは不可能である。しかしながら、本発明 は、遅延最適化器により満たされる一層容易なセットで の遅延制約条件を計算するのを可能にする。 $_1$ 2 のクロック期間は、以下の記述から明らかになるように、組合せ 再合成および引き続くリタイミングにより達成される。

【0012】上述した例はラッチの入力スラックに似た局部的情報に基づいた遅延制約条件を計算することについての制限を表している。また、遅延最適化器は他のものよりももっと容易に或る遅延制約条件を満たすことができ、そして遅延最適化器に対する困難の大きさを規定することは重要である。我々は遅延最適化器に対する困難の大きさを提案し、それから、遅延最適化器に対する最適遅延制約条件のセットを計算する。我々の対策は遅延最適化器により満たされる予定の明白な経路遅延に基づいている。更に、我々の対策は有り得る遅延制約条件のセットに関して半順序を誘導する。遅延制約条件のセットは、それが遅延最適化器に対して指定される最も容易な制約条件であるという点で最適である。

【0013】最適遅延制約条件のセットは、図1に示されている順次回路を前以って指定された遅延を持つ経路セグメントの相互接続として見ることによって計算される。経路セグメントはフリップフロップ、1次入力または1次出力により境界づけされるセグメントである。我はすべての経路セグメントに関する遅延を考えると同時に、遅延制約条件計算問題を最小コスト回路網フロー問題として形式化する。フロー問題に対する最適解は最適として形式化する。フロー問題に対する最適解は最適化器がこの遅延制約条件のセットに対応している。もしも遅延最適化器がこの遅延制約条件のセットを満たすとすると、再合成された回路は所望のクロック期間を超えた幾つかの経路を持つことになる。しかしながら、再合成された回路は所望のクロック期間を達成するために再調時される。

【0014】もしも遅延最適化器が前述の同時係属出願で提案されている遅延制約条件を満たすのに組合せロジックを再合成できるとすると、その遅延最適化器は我々の最適遅延制約条件のセットを満たすことができる。しかしながら、後でも示すように、逆は成り立たない。遅延最適化器は最適の遅延制約条件のセットを満たすためにロジックを再合成できるが、前述の同時係属出願で指定されている遅延制約条件を満たすことは不可能である。

【0015】組合せ遅延最適化器は他のものよりも容易 こには所望のクロック期間を超えた遅延を持つ経路セグに或る遅延制約条件を満たすことができる。例えば、す 50 メントがある。しかしながら、後でも示すように、所望

べての経路にφーεよりも小さい遅延を要求する遅延制約条件のセットは、大半の経路にφーεより小さいかまたはそれに等しい遅延を要求し、幾つかにφーεよりも大きい遅延を許容する遅延制約条件のセットよりも一層厳格である。これは、その遅延最適化器が後者の制約条件セットを満たすためにそのロジックを合成できるけれども、前者の制約条件セットについては満たせないためである。また、もしもその遅延最適化器が前者の制約条件セットを満たすならば、それは後者の制約条件セットを

【0016】本発明の実現のために、我々は組合せの遅 延最適化に対する困難さについて次の対策を提案する。 回路についての構造上の描写が与えられると、我々は困 難さの大きさを得るのに組合せロジックでの経路長を利 用する。もしもその回路つまりその内部信号についての 機能情報が利用できるとすると、この情報を我々の対策 に組み入れることが可能である。 D<sub>1</sub> および D<sub>2</sub> を組合 せロジックでの経路上における2つの遅延制約条件セッ トとし、pを組合せロジックにおけるいずれかの経路と する。もしも制約条件セットD」でのいずれかの経路p 上における最大の許容可能な経路遅延が常にセットD2 でのp上における対応する許容可能な経路遅延よりも大 きいかまたはそれに等しいならば、D<sub>1</sub> ≦D<sub>2</sub> と規定す る。我々の定義では、組合せロジックでの経路上におけ る遅延制約条件に関して半順序を誘導する。遅延最適化 器により制約条件 $D_1$  は満たされるが、 $D_2$  は満たされ ないので、 $D_1$  は $D_2$  よりも厳格でない。また、 $D_1$ 1 は、D2 が満たされるときにはいつでも、自動的に満 たされる。

0 【0017】 $D_2$  を組合せロジックのいずれかの入力および出力対間における実際の最大経路のセットとする。もしも組合せロジックがm個の入力とn 個の出力を持つとすると、 $D_2$  は多く $T_m \times n$  個のエレメントを持つことができる。 $S_0$  のクロック期間は所望のクロックの期間 $\phi - \varepsilon$  よりも大きいので、組合せロジックでの或る経路上における遅延は $\phi - \varepsilon$  を超える。所望のクロック期間を超える遅延を持つ経路は長い経路と呼ばれ、所望のクロック期間よりも小さいかまたはそれに等しい遅延を持つ経路は短い経路と呼ばれる。

0 【0018】我々は、次に示す2つの条件を満たす遅延制約条件 $D_1$  を得るために、すべての経路セグメント上での遅延を同時に考える。つまり;

1.  $D_1 \leq D_2$ 

2.  $D_1$  は $D_2$  に対する最も大きな下側限界である。それ故、遅延制約条件 $D_3$  はないので、 $D_3 \leq D_2 \leq D_2$  或る意味において、制約条件 $D_1$  は遅延最適化器に対して指定される最も容易な制約条件である。もしも再合成されたロジックが遅延制約条件 $D_1$  を満たすならば、そこには所望のクロック期間を超えた遅延を持つ経路セグメントがある。しかしながら、後でも示すように、所望

のクロック期間 $\phi - \epsilon$ を達成するために、この方法で再合成された回路を再調時することは常に可能である。

【0019】組合せロジックの入力および出力それぞれ の到着および要求時間は順次回路のすべての経路セグメ ントを同時に考慮することにより計算される。組合せ口 ジックのすべての入力のデフォルト到着時間を0とし、 φ - ε を組合せロジックのすべての出力のデフォルト必 要時間とする。順次回路Sの1次入力および出力はセッ トでのいずれかの最適遅延制約条件でのデフォルト値を 取る。我々は、組合せロジックのすべての入力の到着時 間をSの1次入力に関して指定する。同様にして、我々 は、組合せロジックのすべての出力の必要時間をSの1 次出力の必要時間に関して指定する。ラッチの出力信号 の到着時間およびラッチ入力信号の必要時間は以下のよ うに関連している。ラッチli について考える。もしも ラッチ出力信号の到着時間がxi<sup>n</sup>だけ進められるとす ると(すなわち、この信号は $x_i^n$  の単位時間、 $S_01$ 次入力にも先立って到着する)、ラッチ入力信号の必要 時間も同量だけ進められる。従って、ラッチの入力信号 は、xi<sup>n</sup>の単位時間、Sの1次出力に先立って準備さ れることが必要である。xiを、Sの1次入力に比較し てラッチli の出力信号が進められる時間単位の数とす る。もしも $x_i$  が負であるとすると、ラッチ $1_i$  の出力 信号は時間単位-xだけSの1次入力に遅れて到着す る。また、 $x_0$  はS の 1 次入力および 1 次出力の到着お よび必要時間での変化を表すものとする。

【0020】我々はSの短いおよび長い経路セグメントを別々に考えることにより最適化問題を形式化する。

【0021】短い経路について:pをラッチli からl ; までの最大遅延とする。ここでは、短い経路セグメン トを考慮しているので、 $p \le \phi - \epsilon$ 。ここで、ラッチ l i の出力信号がSの1次入力と同じ時間に到着すると仮 定すると、ラッチ $1_i$ の入力信号が、 $\phi - \epsilon$ のデフォル ト必要時間前に用意される。ラッチliの入力信号は、 xiの単位時間だけ、そのデフォルト必要時間に先立っ て到着する。これは、ラッチ $l_i$  の出力信号が $x_j$  の単 位時間、Sの1次入力に先立って準備されることを意味 する。それ故、ラッチ1jから生ずるすべての経路セグ メントに関しては、xj の単位時間の付加的遅延が許さ れる。遅延最適化器はラッチl」から生ずる経路セグメ ントを再合成できるので、それらの遅延はφ - ε のデフ ォルト値ではなくて、 $φ - ε + x_j$  を超えないことにな る。遅延最適化器が $\phi - \epsilon + x_j$  の遅延制約条件に合う ようにそうした経路セグメントを再合成できると仮定す ると、再合成された経路セグメントの或るものはφ - ε の所望のクロック期間を超える遅延をもつことができ る。しかしながら、これらの再合成された経路セグメン ト上での遅延は、リタイミング相中、多くてxjの単位 時間だけラッチliを前方に移すことにより減少され る。

【0022】同様な配列はラッチli で終端する経路セ グメントにも適用する。ラッチ ljの入力信号がSの1 次出力と同じ時間に到着すると仮定すると、ラッチli の出力信号は、1次入力信号が到着した後に到着でき る。これは、1 i と1 j との間での経路セグメントが短 いためである。 $j x_i$  を、S O 1 次入力信号が到着した 後にラッチー」の出力信号が到着できる時間ユニットの 数とする。これは、ラッチー」の入力信号がxiの単位 時間だけSの1次出力に遅れて準備されることを意味す 10 る。それ故、ラッチ li で終端するすべての経路セグメ ントに関しては、 x i の単位時間の付加的遅延が許され る。ここでの遅延最適化器はラッチー」で終端する経路 セグメントを再合成できるので、それらの遅延がφ - εのデフォルト値でなくて、 $\phi - \epsilon + x_i$  を超えることは ない。再度指摘するに、遅延最適化器が $\phi - \epsilon + x_j$ の 遅延制約条件に合うようにそうした経路セグメントを再 合成できると仮定すると、再合成された経路セグメント

の或るものはφ - ε の所望のクロック期間を超える遅延

を持つことができる。しかしながら、これらの再合成さ

多くてxi の単位時間だけラッチli を後方に移すこと

20 れた経路セグメント上での遅延は、リタイミング相中、

により減少される。 【0023】ここでは、再ラッチの出力信号の到着時間 が前進される一層一般的な場合を解析する。 xi および  $x_j$  を、ラッチ $1_i$  および $1_j$  をそれぞれの出力信号が 前進される量とする。もしもラッチ出力信号にそれらの デフォルト到着時間が割当てられるとすると、遅延最適 化器は、その遅延が $\phi - \epsilon$  を超えないように、 $1_i$  と  $1_i$ i との間での経路セグメントを再合成しなければならな *30* い。もしもラッチl¡の出力信号のみを進めるならば、 ラッチ $l_i$  と $l_j$  との間に $φ-ε+x_i$  の遅延が許され る。しかしながら、もしもラッチ $l_j$  の出力信号のみを 進めるならば、 $\phi - \epsilon - x_i$  だけの遅延が2つのラッチ 間に許される。もしも、 $\phi - \epsilon - x_j \ge p$  であるなら ば、その遅延制約条件はすでに現行の処理によって満た されているので、遅延最適化器がラッチ間での経路セグ メントを再合成する必要はない。もしも両ラッチの出力 信号が進められるとすると、遅延最適化器は、その遅延 が $\phi - \epsilon - \Delta p$ を超えないように、2つのラッチ間での 40 経路セグメントを再合成しなければならない。ここで、  $\Delta p = x_j - x_i$  は、 $\phi - \epsilon$  のデフォルト許容可能な遅 延に比較して、2つのラッチ間での許容可能な遅延にお ける正味の減少である。もしも $\phi - \epsilon - \Delta p$ がpの元の 遅延以下になるならば、この遅延境界を達成するために そのロジックを再合成することは不可能に近い。それ 故、我々は、 $\phi - \varepsilon - \Delta p \ge p$  であることを要求する。 【0024】長い経路について:pをli からlj まで の最大遅延とすると、必然的に、 $p > \phi - \epsilon$  となる。も しも2つのラッチの出力信号にそれらのデフォルト到着

50 時間が割当てられるとすると、遅延最適化器は ε の遅延

をpから $\phi$  –  $\epsilon$  へ減少させるために、 $l_i$  と $l_j$ との間 での経路セグメントを再合成しなければならない。もし もラッチ 1<sub>1</sub> の出力信号のみを進めるとすると、ラッチ  $l_i$  と $l_j$  との間には $\phi - \varepsilon + x_i$  の遅延が許され、そ してこの経路セグメントの遅延をpから、φ - εではな く、 $\phi - \epsilon + x_i$  へ減少させるのに、遅延最適化器が使 用される。遅延最適化器が $\phi - \epsilon + x_j$  の遅延制約条件 に合うようにそうした経路セグメントを再合成できると 仮定すると、再合成された経路セグメントの或るもの は、 $\phi - \epsilon$  の所望のクロックの期間を超える遅延を持つ  $10 \epsilon_{ij} \ge 0$ ことができる。しかしながら、それらの再合成された経 路セグメントでの遅延は、リタイミング相中、多くてx i の単位時間だけラッチ li を前方に移すことにより減 少される。

【0025】もしもラッチ1」の出力信号のみを進める とすると、2つのラッチ間には、 $\phi - \epsilon - x_j$  の遅延の みが許される。遅延最適化器は、この経路セグメントの 遅延をpから、 $\phi - \epsilon$ の元の目標よりも達成するのが一 層困難な $φ - ε - x_j$  へ減少させなければならない。も しも両ラッチの出力信号が進められるとすると、遅延最 適化器は、その遅延をpから $\phi - \epsilon - \Delta p$ へ減少させる ために、2つのラッチ間での経路セグメントを再合成し なければならず、ここでは、△p=0という条件が必要 である。さもない場合、遅延最適化器はその遅延をpか ら、φ-εよりも小さい量へ減少させなければならず、 これを達成するのは不可能に近い。

【0026】△pの値が小さければ小さいほど、遅延最 適化器に対する遅延制約条件は厳格でなくなる。しかし ながら、 $\Delta p$ が $\phi - \epsilon - p$ を超えて小さくなる必要はな い。これは、△pのこの値において、経路セグメント上 での許容可能な遅延がりに等しく、そしてこの遅延制約 条件がすでに現行の処理により満たされているためであ る。従って、遅延最適化器は経路セグメントを再合成す

10

る必要がない。  $\Delta$  p が  $\phi$  - ε - p を超えて減少すること を必要としないという事実は下記のような最適化体系に おいて示される。つまり:

最小化 εij  $\Delta p - \epsilon_{ij} \leq \phi - \epsilon - p$ 

ここで、ε<sub>ij</sub>は、遅延最適化器が経路上での経路遅延を **jからjへ減少させなければならない量である。これを** 減少因子として記述するのが好都合である。

【0027】我々は長い経路セグメントに関する許容可 能な遅延を増大させる方向に重厚にバイアスされる目的 関数を構成し、そこでの許容可能な遅延は現行の処理で の遅延に等しい。これはすべての長い経路セグメントに 対する $\Sigma$   $\epsilon$  i i を最小化することになる。 2 次的目標はす べての経路セグメントに関する許容可能な遅延を増大さ *20* せることである。

【0028】Pをすべての経路セグメントのセットとす る。また、P1 およびP2 を短いおよび長い経路セグメ ントのセットとする。我々は、1 から1 までの経路 セグメントを $l_i \rightarrow l_i$  として表す。 $d_{ij}$ をこのセグメ ントの遅延とする。最適の遅延制約条件を得る最適化問 題は以下のように示される。つまり:

[0029]

【数1】

最大化

$$-\alpha \sum_{i_{i} \to i_{j} \in P} \varepsilon_{i,j} + \beta \sum_{i_{i} \to i_{j} \in P} x_{i} - x_{j} \tag{1}$$

 $1_i \rightarrow 1_i \in P_i$ :

 $x_1 - x_1 \leq \phi - \varepsilon - d_{11}$ 

 $1_1 \rightarrow 1_1 \in P_2$ :

 $x_1 - x_1 \leq 0$ 

 $x_1 - x_1 - \varepsilon_{11} \leq \phi - \varepsilon - d_{11}$ 

0≦;;3

[0030] ここで、 $\alpha$ は本質的に $\beta$ よりも大きく、ま た、 $\alpha$ および $\beta$ は相対的重要さのパラメータであり、そ の最適化は以下の制約条件の下で行われる。つまり:短 い経路セグメントに関する許容可能な遅延は多くてそれ らが所望のクロック期間に満たない量だけ減少される。 【0031】長い経路に関する許容可能な遅延は所望の クロック期間よりも大きいかまたはそれに等しい。

【0032】最適化問題の解は $x_0 \ge 0$ を持つことにな る。それ故、ラッチ 1 i の出力信号に対する到着時間は xi-xoによって与えられる。

【0033】上述した最適化問題は最小コスト・フロー 問題の双対である。我々は上述した最適化問題を双対問 題とし、そして最小フローコスト問題を主問題として取 50 扱う。フロー問題に対する回路網は双対における各変数

 $x_i$ に対する頂点から成っている。もしも双対が制約条件 $x_j-x_i \le c$ を持つとすると、回路網はjからiまでの弧を持っている。更に、この弧にわたる単位フロのコストはcに等しく、そしてこの弧は任意に大量の対示が制約条件 $x_j-x_i-\epsilon_{ij}$ くeとすると、その回路網はjからiまでの弧を持っている。この弧にわたる単位フローのコストはcに等しく、この弧にわたる単位フローのコストはcに等しく、この弧上でのフローはaとができない。双対目的関数における $x_i$ の任めることができない。双対目的関数におけるaにかりてある。もしも正味のフローがaの正味のフローがaのである。もしも正味のフローがaの正味のフローがaのであるとすると、頂点aは回路網の中継ノードであり、そして全フローは保存される。

【0034】上述した問題の有用な変更は次の通りである。長い経路中には、或る長い経路を他のものよりも一層減少させたいものがある。我々の好みは長い経路について利用可能な機能的情報により示される。これは次のように目的関数へと容易に組み入れられる。もしも $1_i$ と $1_j$ との間の最大経路遅延が $p(p \ge \phi - \epsilon)$ であるとすると、目的関数には頂 $p \times (-\Delta p)$ が含まれる。別な変更はいずれかのラッチ出力(入力)信号の到着時間(必要時間)が1次入力(出力)に先行していることを必要とすることである。すべてのこうした変更は基本的最適化体系に対して容易に加えられる付加的な制約条件へと移行する。上述の最適化体系を利用することで、多くの他の変更も可能である。

【0035】遅延制約条件の最適なセットを得る体系的 手続は以下の通りである。

【0036】 1. 回路Sに対する経路グラフを構成する。経路グラフPは各ラッチ $1_i$  に対し頂点 $1_i$  を持っている。回路Sの1次入力および1次出力は単一の頂点 $1_0$  により表される。もし回路Sにラッチ $1_i$  から頂点 $1_i$  への或る経路があると、グラフPは頂点 $1_i$  から頂点 $1_i$  から頭を持ち、そこでの重みはラッチ $1_i$  からラッチ $1_i$  からうっからび、 $1_0$  から $1_i$  への弧がある。同様にして、もしも $1_i$  が1次出力ならば、 $1_i$  から $1_0$  への弧がある。こうした経路上における遅延は組合せ再合成によってのみ減少されるので、1次入力と1次出力との間での組合せ経路はその経路グラフに含まれない。

【0037】2. 弧を短い弧と長い弧に分類する。その重みが所望のクロック期間を超える(より小さい)ときでの弧は長い(短い)。

【0038】3. 短いおよび長い弧に対する不等式を形式化する。各短い弧に対しては1つの不等式があり、そして各長い弧に対しては3つの不等式がある。

【0039】4.目的関数を構成する。

【0040】5. 最小コスト・フローアルゴリズムを使用して最適化問題を解く。

【0041】適当なアルゴリズムは、Prentice Hall Inc., Englewood Cliffs, N. J., C. HパパデミトリオおよびK. ステイグリツによる "組合せ最適化:アルゴリズムおよび計算量" という名称の本において見られる。 $x_i$ ,  $0 \le i$   $\le k$  をラッチ $1_i$  の出力信号の最適到着時間とする。もしも $x_0$  が零でないとすると、ラッチ出力信号に対する到着時間は $x_i - x_0$  により与えられるように調整する。この変更は、1 次入力の到着時間に変化がないので、成される。結局、我々は、この調整(必要ならば)が行われ、そして $x_i$  がラッチ出力信号に対する調整された到着時間を示すものと仮定する。

【0042】組合せ遅延最適化器に対する最適の到着および必要時間は以下のように得られる。つまり: 1.1次入力には0の到着時間が割当てられる。また、ラッチ12の出力には $-x_i$ の到着時間が割当てられる。

【0043】2. 1次出力には所望のクロック期間 $\phi$ - $\epsilon$  に等しい必要時間が割当てられる。全ての他のラッチ 20 入力には $\phi$ - $\epsilon$ -xi の必要時間が割当てられる。

【0044】我々は遅延制約条件セットの計算を例を通して示す。前に述べた図1に示されている回路を考える。前にも述べたように、回路のクロック期間は $\phi=2$ であり、そしてこれは、リタイミングによってもそれ以上減少させることができない。これは、1次入力dと、3の遅延を持つ1次出力fとの間に組合せ経路があるためである。また、組合せ遅延最適化は回路の遅延をそれ以上減らせない。これは、1次出力関数fが2のクロック期間を達成するのに再合成されないためである。我々f は、セットでの最適遅延制約条件を使用した組合せ再合成がクロック期間をf に減らせることを示す。それ故、クロック期間における減少はf にある。

【0045】図1での回路に対する経路グラフは図2に示されている。それは回路における3つのラッチに対応する3つの頂点 $l_1$ ,  $l_2$  および $l_3$  を持っている。頂点 $l_0$  は、前に概説した手続のステップ1で論議したように、その回路の1次入力および1次出力に対応しており、そこには1次入力から1の最大遅延を持つラッチ $l_1$  への経路があるので、我々はその経路グラフに1の重40 みを持つ弧 $l_0 \rightarrow l_1$ を含んでいる。同様にして、ラッチ $l_3$  から1次出力への経路は弧 $l_3 \rightarrow l_0$  によって表される。 $l_3$  から1次出力へのいずれかの経路上での最大遅延は3であるので、上述した弧の重みは3である。経路グラフにおける他の弧は同様にして構成できる。

【0046】弧 $1_0 \rightarrow 1_3$  は短い弧であり、対応する不等式は $x_3 - x_0 \leq 1$  である。同様な不等式は経路グラフにおける残る5つの短い弧に対しても構成される。経路グラフは唯一の長い弧 $1_3 \rightarrow 1_0$  を持っている。この弧は、次の3つの不等式に関係している。

 $[0\ 0\ 4\ 7]\ 1_0 - 1_3 \le 0,$ 

 $1_0 - 1_3 - \varepsilon_{03} \leq -1$  $\varepsilon_{03} \geq 0$ 

最適化問題は経路グラフからじかに形式化できる。つまり

最大化 
$$-\alpha \epsilon_{30} + \beta (x_0 + x_2 - 2 x_3)$$
  
 $x_1 - x_0 \le 1$   $x_2 - x_0 \le 1$   
 $x_3 - x_0 \le 1$   $x_3 - x_1 \le 0$   
 $x_3 - x_2 \le 0$   $x_0 - x_2 \le 1$ 

$$x_0 - x_3 \le 0$$
  $x_0 - x_3 - \epsilon_{30} \le -1$   $\epsilon_{30} \ge 0$ 

初めの6つの不等式は短い弧に対応している。最後の3

つの不等式は長い弧 $1_3 \rightarrow 1_0$  に対応している。我々は、従来の最小コスト・フローアルゴリズムを用いて最適化問題を解き、解つまり:x=0,  $x_1=1$ ,  $x_2=1$  および $x_3=1$ を得る。我々は、 $\alpha=1$ 0 および $\beta=1$  を仮定する。すべての1次入力に対する到着時間は0である。ラッチ $1_1$ ,  $1_2$  および $1_3$  の出力に対する到着時間はそれぞれ、-1, -1 および-1 である。すべての1次出力に対する必要時間は所望のクロック期間2である。ラッチ $1_1$ ,  $1_2$  および $1_3$  の入力に対する必要時間はそれぞれ、1, 1 および1 である。我々はこうした遅延制約条件の下で組合せロジックを再合成する。【0048】図3には、再合成された回路が示されている。図から見られるように、再合成された回路20は、入力端子aおよびbにそれぞれ接続されたインバータ21 および22を含んでいる。

【0049】インバータの2つの出力はラッチ1」およ び12 への入力を形成し、それらラッチの出力はORゲ ート23への入力を形成している。 〇Rゲート23の出 力はANDゲート24への一方の入力を形成し、他方の 入力は端子cに通じている。ANDゲート24の出力は ラッチ13 への入力となり、ラッチ13 の出力はAND ゲート25への一方の入力を形成し、他方の入力はラッ チ12の出力に通じている。また、ラッチ12の出力は ANDゲート26の一方の入力ともなっており、他方の 入力は入力端子eに通じている。ANDゲート25の出 力はANDゲート27への一方の入力となり、他方の入 力は端子dに通じている。ANDゲート27およびAN Dゲート26の出力はORゲート28への2つの入力を 形成し、ORゲート28の出力は出力端子 f において利 用できる。遅延最適化器はすべての指定された遅延制約 条件を満たした。しかしながら、再合成された組合せ口 ジックは2の所望のクロック期間を超える経路を持って いることに注意されたい。しかしながら、所望のクロッ ク期間はこの回路を再調時することで達成される。

【0050】これは次のように示される。S を、最適の遅延制約条件を使用して回路S を再合成することにより得られる回路とする。回路S は常に、 $\phi-\epsilon$  のクロック機関を達成するのに再調時可能である。ここでは、

再合成された回路 S ′ が以下で成されるように臨界経路 つまりサイクルを持たないことを示すだけで十分である。これは、臨界経路つまり長さがリタイミングを防止するのに必要な条件であることを確立したためである。 臨界経路つまりサイクルの存在がリタイミングを防止するのに十分な条件であることは既に知られている。

【0052】拡張グラフHは、グラフGにおける1次入 20 力および1次出力頂点を単一のホスト・ノードで置き換 えることにより、グラフGから得られる。それ故、グラ フHは、Gの1次入力および1次出力頂点を除いて、グ ラフGと同じセットの頂点を持っている。また、Hは付 加的なホスト頂点を持っている。グラフHは、1次入力 頂点の流出弧および1次出力頂点の流入弧を除いて、グ ラフGと同じ弧セットを持っている。ここで、グラフG での1次入力頂点からのすべての流出弧は拡張グラフH でのホストから生ずる。同様にして、Gでの1次出力頂 点へのすべての流入弧はホストに入る。また、Gおよび 30 Hにおける頂点の遅延は、ホスト頂点に零の遅延が割当 てられることを除いて、同じである。Hにおける弧の重 みはGにおける弧の重みと同じである。もしも、グラフ Gに、1次入力から1次出力viへの零遅延経路がある とすると、Hには、零重みサイクルがある。しかしなが ら、我々は、ホストのすべての流入弧上における重みを 1だけインクリメントし、かかる弧をラッチ弧として取 扱う。ラッチ上における重みをインクリメントすること は、グラフGにおける1次出力viと、この1次出力を 駆動するノードとの間に余分なラッチを加えることに等 40 価である。Hには、Gにある1次出力の数に同程度のラ ッチ弧がある。

【0053】1991年、アルゴリズミカ(Algorithmica), Vol. 6, pp. 5~35で公表された"Retiming Synchronous Circuitry"という名称の文献において、レイザーソンおよびサクセは、拡張グラフにおけるすべての頂点が単位遅延を持つと仮定したときに、いずれかの拡張グラフが再調時可能である必要且つ十分な条件を解明した。我々の場合、Hにおけるホスト・ノードは零伝搬50遅延を持ち、後でも示すように、それらを完全に証明す

るには、僅かな技術的問題がある。更に、我々は、H<sup>R</sup>が各ラッチ弧に関して少なくとも1つのラッチを持つ特定のリタイミングについて関心がある。レイザーソンおよびサクセにより提案されたリタイミングはこれを保証しない。各ラッチ弧が少なくとも1つのラッチを持っているHについての特定のリタイミングを得ることは、それらの結果の僅かな修正を使用することにより可能である。

【0054】Gを単位遅延周期回路Sの回路グラフとし、そしてHをGから得られる拡張グラフとする。もし 10 も、各ラッチ弧がH<sup>R</sup> に1の重みを持つように、拡張グラフHが再調時されるとすると、Gも再調時可能である。Hのリタイミングが与えられると、我々はG<sup>R</sup> を次のように得る。我々はホスト・ノードを削除して、各流入弧からのラッチをH<sup>R</sup> でのホスト・ノードへと移す。【0055】同じ頂点セットおよび弧セットをHとして持つ新しいグラフH´を導入することは好都合である。

H'での頂点はHでの対応する頂点と同じ遅延を持って

いる。しかしながら、H´におけるいずれかの弧eの弧

重みw'e は、ホストの流出弧を除いて、

[0056]

【数2】

$$w' \cdot = w \cdot \frac{1}{\phi - \varepsilon}$$

【0057】である。もしもeがホストからの流出弧であるとすると、w'e はwe に等しい。我々は、グラフH'を使用してHのリタイミングを得る。同様な技術はレイザーソンおよびサクセによっても使用されている。しかしながら、そこには2つの微妙な差異がある。レイザーソンおよびサクセの技術は各頂点が単位遅延を持っているグラフに対して適用可能である。我々は零伝搬遅延を持つ頂点を認めるので、それらの結果はじかに適用できない。更に、零伝搬遅延頂点を考慮するために、我々はグラフH'を僅かばかり異なる仕方において構成する。HおよびH'におけるホストの流出弧は同一の重みを持っている。レイザーソンおよびサクセの構成において、ホストの流出弧の重みは

[0058]

【数3】

$$\frac{1}{\phi - \varepsilon}$$

 $g(u) + \frac{1}{\phi - \varepsilon} \le g(v) + \frac{1}{\phi - \varepsilon} + w(e)$ 

40

【0068】両辺での上限を取ると、

[0069]

【0059】だけ減少される。このグラフをL とする。もしもGが1次入力から遅延 $\phi-e$ を持つ1次出力への経路を持つとすると、L における対応するサイクルは、

16

[0060]

【数4】

$$-1+1-\frac{1}{\phi-\varepsilon}=-\frac{1}{\phi-\varepsilon}$$

【0061】の負の重みを持つことになり、そしてGは再調時できないものと我々は過って結論する。

【0062】補題1:もしもH'が負の重みサイクルを持たないとすると、グラフHは正の重みを持つ $H^R$ における各ラッチ弧について再調時可能である。

【0063】証明:H'は負の重みサイクルを持たないものと仮定する。我々は、クロックの期間が $\phi-\epsilon$ より小さいかまたはそれに等しいように、HのリタイミングRを作り出すことになる。g(v)をvからH'におけるホスト頂点である $v_h$ への最も短い経路の重みとする。我々はリタイミング関数 rを次のように規定する。つまり、

[0064]

【数5】

$$r (v) = \left[ \frac{1}{\phi - \varepsilon} + g (v) \right] - 1$$

【0065】我々はこれをHの正当なリタイミングと認める。更に、我々は、各ラッチ弧が正の重みを持っていることを示す。

【0066】非否定性制約条件:我々は、再調時したグラフでの各弧が負でないエッジ重みを持っていることを示す。uから $v_h$ への最短の経路は少なくとも、経路 $u \to v_h$   $v_h$  と同程度に短い。ここで、 $v_h$   $v_h$   $v_h$  と同程度に短い。ここで、 $v_h$   $v_h$  と同程度に短い。ここで、 $v_h$   $v_h$   $v_h$  と同程度に短い。ここで、 $v_h$   $v_h$   $v_h$  と同程度に短い。ここで、 $v_h$  と同程度に短い。 $v_h$   $v_h$  と同程度に短い。ここで、 $v_h$   $v_h$  と同程度に短い。ここで、 $v_h$   $v_h$  と同程度に短い。ここで、 $v_h$   $v_h$  と同程度に短い。 $v_h$   $v_h$  と同程度に短い。 $v_h$   $v_h$  と同程度に短い。 $v_h$   $v_h$  と同程度に短い。 $v_h$   $v_h$  と同程度  $v_h$   $v_h$  と同程度  $v_h$   $v_h$  と同程度  $v_h$   $v_h$  と同程度  $v_h$   $v_h$   $v_h$  と同程度  $v_h$   $v_h$   $v_h$  と同程度  $v_h$   $v_h$   $v_h$   $v_h$  と同程度  $v_h$   $v_h$ 

[0067]

【数6】

【数7】

$$[g(u) + \frac{1}{\phi - \varepsilon}] - 1 \leq [g(v) + \frac{1}{\phi - \varepsilon}] - 1 + w(e)$$

[0070]  $cntal (u) \le r(v) + w(e)$ 生じさせる。同様にして、もしもuがホスト以外のいず れかの頂点であるとすると、

[0071] 【数8】

g (u) 
$$\leq$$
g (v) +w (e)  $-\frac{1}{e}$ 

回辺に
$$----$$
を加えて、同辺の上限を取ると、 $\phi-\epsilon$ 

【0072】それ故、提案したリタイミングは非否定性 制約条件を満足する。

[0073]タイミング制約条件:我々は、 $\phi - \varepsilon$ より も大きい遅延を持ついずれかの経路上に少なくとも1つ 討する。まず、ホスト頂点を含む経路 u→p v について 考える。それは $\phi - \varepsilon + 1$ またはそれ以上の弧を持って いる。従って、この経路の遅延は少なくとも、 $\phi - \epsilon +$ 1である。H′におけるこの経路上の重みは、

[0074]

【数9】

【0075】の重みを持つ少なくともe個のエッジがあ 30 したリタイミングはタイミング制約条件を満足する。 るので、せいぜいw(p)-1にある。最短の経路拡張 【0080】正の重みを持つラッチ弧: $u \rightarrow e v_h$  のラ を用いると、 $g(u) \leq g(v) + w(p) - 1$ とな る。両辺に

[0076]

【数10】

$$\frac{1}{\phi - \varepsilon}$$

【0077】を加えて、両辺の上限を取ることにより、  $r(u) \leq r(v) + w(\epsilon) - 1$ を得る。同様にし て、ホストを含まない経路 p を考える。それはφ - ε ま たはそれ以上の弧を持っている。再度指摘するに、H´ のラッチがあることを示す。ここでは2つのケースを検 20 におけるこの経路上での重みはせいぜい、w(p)-1および $g(u) \leq g(v) + w(p) - 1$  である。ま た、両辺に

[0078]

【数11】

$$\frac{1}{\phi - \varepsilon}$$

【0079】を加え、両辺の上限を取ることにより、r (u) ≤ r (v) + w (e) - 1 を得る。従って、提案 ッチ弧について検討する。負サイクルの不在により、g

 $(\mathbf{v}_{\mathbf{h}}) = 0$ なので、 [0081]

【数12】

[0083]

$$r (v_h) = \left[ \frac{1}{\phi - \varepsilon} + g (uh) \right] - 1 = 0$$

【0082】また、Hには負サイクルがなく、uがホス ト頂点への経路のみを持っているので、

 $r(v_h) - r(u) + w(e) = 1$ .  $\pm k$ .  $H^H$   $\tau o$ ラッチ弧上にはラッチがない。

【0085】もしもH′が負の重みサイクルを含むとす 50 クルは負の重みを持っているので、

【0084】従って、r(u)=w(e)-1そして、 ると、Hのリタイミングは不可能である。ホストを含み そしてn弧を持つH´でのサイクルpについて検討す る。従って、このサイクルの遅延はn-1である。サイ

[0086]

【数14】

$$w(p) - \frac{n-1}{\phi - \varepsilon} < 0$$

【0087】ここで、w(p)はHにおける対応するサ イクルの重みである。ラッチの数は

[0088]

【数15】

$$\frac{n-1}{\phi-\varepsilon}$$

【0089】よりも小さいので、これは臨界サイクルで ある。同様にして、ホストを含まずそしてn弧を持つサ イクルpを考える。このサイクルの遅延はnである。従 って、

[0090]

【数16】

$$\mathbf{w}(\mathbf{p}) - \frac{\mathbf{n}}{\phi - \varepsilon} < 0$$

【0091】そしてサイクルは臨界である。ここから、 もしもH´が負のサイクルを持つとすると、そこでのリ タイミングは不可能である。

【0092】我々はここで主要結果を述べる。

【0093】定理1:Sをクロック期間 φを持つ単位遅 延同期回路とする。もしもSがnの臨界経路つまり臨界 サイクルを持つならば、回路Sは、クロック期間 $\phi - \epsilon$  $(\epsilon > 0)$  を達成するために再調時される。

を持つとすると、Sは再調時できない。もしもSが再調 時できないならば、Sは臨界経路つまりサイクルを持た なければならないことを示す必要がある。

【0095】Hを回路Sに対応した拡張グラフとする。 補題から、もしもH´が負の重みサイクルを持つなら ば、Hは再調時できない。更に、H´における負の重み サイクルはHにおける臨界サイクルに対応している。ホ ストを含んでいるHでの臨界サイクルはSでの臨界経路 に対応している。同様にして、ホストを含まないHでの 臨界サイクルはSでの臨界サイクルに対応している。

【0096】補題から、そこにはHのリタイミングが存 在するので、各ラッチ弧は少なくとも1の重みを持って いる。従って、回路 $S^R$  は前にも述べたように $H^R$  によ り得られる。

【0097】リタイミングを防止するために臨界経路つ まりサイクルが必要であることを確立してから、我々 は、最適遅延制約条件を使用した合成回路が臨界経路つ まりサイクルを持たないことを示す。

【0098】定理2:S´を、最適遅延制約条件を用い て回路Sを再合成することにより得られた回路とする。

回路S は常に、 $\phi - \epsilon$  のクロック期間を達成するのに 再調時可能である。

20

【0099】証明:前にも説明したように、ここでは、 再合成された回路Sが臨界経路つまりサイクルを持たな いことを示すだけで十分である。

【0100】臨界経路の不在:1次入力10と、12・ ・・ln-1 と指定されたn個のラッチからなる1次出力 1<sub>n+1</sub> とを持つ経路について検討する。我々は、この経 路の遅延が(n+1)×( $\phi-\epsilon$ )よりも小さいかまた 10 はそれに等しいことを示す。 $p_{ij}$ と $l_i$  と $l_j$ との間で の遅延とする。従って、この経路の遅延は、

[0101]

【数17】

$$\sum_{i=0}^{l=n} p_{i,i+1}$$

【0102】により境界づけられる。Sの再合成は、p n-1 = 0 であることを保証するので、合計は(n+1) $\times$  ( $\phi - \epsilon$ ) によって境界づけられる。

20 【0103】臨界サイクルの不在:ラッチli・・・1 n を持つS´でのサイクルを考える。我々は、このサイ クルの遅延が $n \times (\phi - \epsilon)$  よりも小さいかまたはそれ に等しいことを示す。再度、p<sub>ij</sub>をl<sub>i</sub> とl<sub>j</sub> との間の 遅延とする。従って、この経路の遅延は、

[0104]

【数18】

$$\sum_{i=0}^{i=n} p_{i,i+1}$$

【0105】により境界づけられる。ここで、p<sub>n,n+1</sub> 【0094】説明:もしもSが臨界経路つまりサイクル 30 はラッチ $1_n$ と $1_1$ との間の遅延である。 $p_{i,i+1} \le$  $(\phi - \epsilon) - (x_{i+1} - x_i)$  を使用すると、その合計  $\operatorname{dn} \times (\phi - \varepsilon)$  によって境界づけられる。

> 【0106】再合成回路のリタイミング:再合成した回 路は現存する種々な方法を使用して再調時できる。しか しながら、回路をリタイミングするための新規で簡単な 方法はこの発明の別な特徴である。更に、この新しい手 法はいずれかの単位遅延の順次回路を再調時するのに使 用できる。再合成した回路は臨界経路つまりサイクルを 持っていない。故に、 $S^R$ の1次入力と1次出力との間 40 でのすべての組合せ経路上での遅延は、 $\phi - \epsilon$ の所望の クロック期間よりも小さい。

> 【0107】リタイミングはラッチを動かす。回路を再 調時するのに必要なラッチ運動を計算することは、その 回路を経路セグメントの相互接続として再び見て、ラッ チ出力信号の到着時間を計算することにより可能であ る。我々は前に記述した短いおよび長い経路セグメント 制約条件を使用するが、異なる目的関数を構成する。こ こで、我々の目標は長い経路セグメント上における許容 可能な遅延を大きくして、その許容可能な遅延をその再 50 合成処理での遅延に等しくすることである。この最適化

問題は以下のように述べることができる。つまり:

【数19】

[0108]

最大化  $-\sum_{1 \to 1_j \in P_2} \varepsilon_{1j} \qquad (2)$ 

 $1_1 \rightarrow 1_1 \in P_1$ :

 $x_1 - x_1 \leq \phi - \varepsilon - d_{11}$ 

 $1_1 \rightarrow 1_1 \in P_2$ :

 $x_1 - x_1 \leq 0$ 

 $x_1 - x_1 - \varepsilon_{11} \leq \phi - \varepsilon - d_{11}$ 

## 0≤113

【0109】回路は臨界経路つまりリサイクルを持たないので、目的関数の最適値は0である。最小コスト回路網フロー・アルゴリズムは最適到着時間を計算するのに使用できる。もしも、 $X_i$   $0 \le i < k$  がラッチ $1_i$  の出力信号の最適到着時間であるとすると、そのラッチは前向きの $x_i$  単位時間である。もしも $x_i$  が負であるならば、ラッチは $x_i$  の単位時間だけ後方に移される。

【0110】回路を再調時する体系的手続は以下の通りである。すなわち:

1. 再合成回路に対する経路グラフを構成する。

【0111】2. 所望のクロック期間としてのφーεを持つ短いおよび長い弧へと弧を分類する。

【0112】3. 短いおよび長い弧に対する不等式を形式化する。各々の短い弧に対しては1つの不等式があり、各長い弧に対しては3つの不等式がある。

【0113】4.目的関数を構成する。これは、経路グラフでの長い経路 $l_i \rightarrow l_j$  に対するすべての  $\epsilon_{ij}$ 'sの合計である。

【0114】5. 前に述べたように既知の最小コスト・フローアルゴリズムを使用して最適化問題を解く。解は $X_0$ ,  $X_1$ , ・・・,  $X_k$  とする。

【0115】6. もしも、 $X_i$ ,  $0 \le i \le k$ がラッチ12 の出力信号の最適到着時間とすると、ラッチは $X_i$  単位時間、前方に移される。もしも $X_i$  が負であるとすると、ラッチは $X_i$  単位時間、後方に移される。

【0116】一例として、図3に示されている前述の再合成した回路について検討する。その経路グラフは図4に示されている。経路グラフは2つの長い経路セグメントを持っている。そこには $1_3$ から $1_0$ への長い経路があり、他の長い経路は $1_2$ と $1_0$ との間である。我々は次の最適化問題を形式化する。すなわち:

最大化  $-\epsilon_{30} - \epsilon_{20}$   $x_1 - x_0 \le 1$   $x_2 - x_0 \le 1$   $x_3 - x_0 \le 1$   $x_3 - x_1 \le 0$   $x_3 - x_2 \le 0$   $x_0 - x_2 \le 1$   $x_0 - x_3 \le 0$   $x_0 - x_3 - \epsilon_{30} \le -1$   $\epsilon_{30}$  $\ge 0$   $x_0 - x_2 \le 0$   $x_0 - x_2 - \epsilon_{20} \le -1$   $\epsilon_{20} \ge 0$ 

22

最適解は、 $x_0 = 0$ ,  $x_1 = x_2 = x_3 = 1$ 。 ラッチ 1 1 1 2 および 1 3 は、図 5 に示されている再調時された回路 3 0 を得るために、1 単位時間だけ前方に移される。

20 【0117】図3の回路20と図5の回路30との比較から見られるように、対応するゲートは回路30で10だけ異なり、ラッチ11はOR回路33の出力とAND回路34の入力との間に導かれ、ラッチ12はAND回路35の出力とAND回路37の入力との間に再配置され、そしてラッチ13はインバータ32の出力とANDゲート36の入力との間に再配置されている。

【0118】図6には、今まで記述してきた再設計プロセスの基本的ステップのフローチャート60が示されている。

80 【0119】フローは、望ましくなく長い遅延の原因となる経路である回路の長い組合せセグメントの遅延を減少させる標準の技術を行うことでスタートし、この種の重要な技術はリタイミングとして、ブロック61により示されている。

【0120】かかるリタイミング作業後、ブロック62により示されているように、そのときに利用できる回路に対して必要なクロック期間を計算し、次いで、ブロック63において、単位遅延のような或る遅延を初めに求められるべき減少として選び出す。

【0121】その後、図2で示されている種類の経路セグメントグラフがプロック64において構成され、そしてもしもその長さが求められつつある減少された遅延よりも大きかったならば長いとして、またもしもそれらの長さが求められるつつある減少された遅延よりも大きくなかったならば短いとして、そのグラフの各種弧が分類される。弧がしかるべく分類された後、各長い弧に対しては3つ、各短い弧に対しては1つの経路不等式がプロック65において形式化される。

【0122】こうしたセットでの経路不等式から、目的 50 関数がブロック66において構成され、そして標準の最

小コスト・フローアルゴリズムにより、ブロック68に おいて、満たされることを必要とするセットでの最適遅 延制約条件が計算される。

23

【0123】その後、ブロック68によって表されているように、組合せロジック・セグメントが図3に示されているセットでの最適遅延制約条件を満たす新しい回路が合成される。

【0124】その後、プロック70によって表されているように、その回路が減少されたクロック期間で動作できる図5に示されている回路を与えるために再調時され 10 る。

【0125】クロック期間をなお一層減少させる場合には、ステップ63に戻って、一層の減少を選ぶ必要がある。

## 【図面の簡単な説明】

【図1】本発明に従って、そのクロック期間を2つの遅延ユニットに減少させるために再設計される予定の順次回路の概略ブロック図である。

【図2】図1の回路の経路セグメントグラフである。

【図3】本発明に従って見出されるセットでの最適遅延制約条件に合うように合成された後の図1の回路の概略ブロック図である。

【図4】図3の再合成された回路の経路セグメント・グラフである。


【図5】2つの遅延ユニットのクロック期間で動作するように図3の再合成された回路をリタイミングすることにより得られる回路のブロック図である。

10 【図6】本発明の再設計プロセスの基本的ステップの流れ図である。

### 【符号の説明】


11, 12, 21, 22, 31, 33 インバータ 13, 16, 23, 28, 33, 38 ORゲート 14, 15, 17, 24, 25, 26, 27, 34, 3 5, 36, 37 ANDゲート 11, 12, 13 ラッチ

【図1】




【図2】






【図3】



【図5】



[図6]

